Bab 2 CMOS LogicApplication-Specific Integrated Circuit

Transistor CMOS memiliki 4 terminal: gate, source, drain, dan bulk. Terminal source dan drain ekivalen bila sinyal digital diperhatikan, sehingga CMOS bisa dianggap dua terminal.

Transistor CMOS dibuat hidup dan mati dengan menggunakan terminal gate. Ada dua jenis transistor: n-channel dan p-channel. n-channel memerlukan ‘1’ agar switch hidup dan p-channel memerlukan ‘0’ agar switch hidup.

Ratio digunakan untuk mengatur agar transistor n-channel memiliki tahanan yang sama dengan p –channel atau dinamakan dirve strength. Shape factor, adalah angka yang didapat dengan membandingkan lebar dengan tinggi l dari transistor.

n –channel dan p –channel memiliki logic level yang berbeda, kalau n –channel transistor dikatakan memiliki strong ‘0’ dan weak ‘1’ sedangkan p –channel transistor memiliki strong ‘1’ dan weak ‘0’.

Pengetahuan di atas akan berguna untuk membangun suatu rangkaian CMOS yang kombinasional. Memasangkan n –channel yang memiliki stong ‘0’ dengan p –channel yang memiliki strong ‘1’ sehingga ini dinamakan network dual.

Latch merupakan serangkaian CMOS yang membangun sebuah rangkaian logika yang synchronous. Jika latch itu adalah positive-enable D latch maka nilai keluaran dari rangkaian ini akan sama dengan nilai masukannya pada saat clock memberi nilai ‘1’ dan sebaliknya jika latch itu adalah negative-enable D latch.

Flip-flop juga merupakan rangkaian logika yang synchronous. flip-flop menggunakan dua rangkaian latch yang dipakai sebagai master dan slave. Hasilnya adalah, keluaran dari flip-flop akan mengikuti nilai dari masukan saat nilai dari clock berpindah dari ‘1’ ke ‘0’ pada negative-edge-triggered flip-flop dan sebaliknya pada postitif-edged flip-flop.

Pada rangkaian flip-flop dikenal istilah TSU atau Setup Up Time dan TH atau hold time. TSU adalah waktu dari saat mulai nilai yang ada pada masukan flip-flop saat clock berubah nilai sampai clock berubah nilai. Sedangkan TH­ adalah waktu dari saat clock berubah nilai sampai saat nilai masukan pada saat itu berganti kembali. Ini dapat dijelaskan dengan gambar dibawah ini.

Perbedaan antara menggunakan datapath, standard cell, atau gate array adalah jika pada CBIC atau MGA, sel diletakkan dalam bentuk barisan, tapi tak ada aturan dasar dalam pengaturan tiap sel dalam sebuah barisan, ini dibiarkan untuk ditangani oleh software. Sedangkan datapath secara otomatis mengurus sebagian besar interconnect antara sel dengan kelebihan sebagai berikut:

· Layout regular menghasilkan delay yang sama dan dapat diprediksi untuk tiap bit
· Interconnect antar sel dapat dibangun ke dalam setiap sel
Kekurangan dari datapath adalah sebagai berikut:
· Overhead nya dapat membuat sebuah datapath yang sempit menjadi lebih besar dan lebih pelan dari implementasi standard cell.
· Sel pada datapath harus di-predesign untuk digunakan pada ukuran datapath pada jangkauan yang lebar.
· Software untuk assembly datapath lebih kompleks dan tidak digunakan secara luas untuk meng-assembly standard cell atau gate array

Pipelining digunakan untuk meningkatkan kecepatan dalam sebuah rangkaian adder. Dalam pipelining dikenal istilah latency, yaitu waktu yang dibutuhkan untuk mengisi ruang dalam pipeline. Metode pipelining dapat dianalogikan dengan wahana bianglala di Dufan. Awal dari wahana ini membutuhkan waktu cukup lama untuk mengisi setiap bangku pada setiap jari-jari dari bianglala, namun setelah semua telah terisi bianglala akan berjalan dengan lancar..